ISSCC (International Circuits State Conference) er årets mest interessante og velbesøgte halvlederkonference. Men den er stort set ignoreret af pressen.

Det er her, at kæmper som AMD, IBM og Intel afslører fremtidens chipdesign, samtidig med at mindre virksomheder også har mulighed for at vise deres kommende design, hvis blot de er interessante nok. I denne artikel ser vi nærmere på et udvalg af præsentationerne.

En af de første forskere på podiet var Tomoyuki Suzuki fra Sony i Tokyo. Tomoyuki Suzuki fortalte om udviklingen inden for optiske sensorer, som har fået meget stor udbredelse takket være digitale kameraer og ikke mindst mobiltelefoner.

I forhold til 1987, hvor de første sensorer kom på markedet, er arealet for hver pixel blevet reduceret med 98 procent, mens antallet af pixel er steget konstant, så sensorernes størrelse er forblevet nogenlunde konstant.

Blandt fremtidens udfordringer er blandt andet integration af et objektiv direkte på sensoren, samtidig med at designet, som du kan se på figur 1, skal forenkles mest muligt.

Sensoren er fremstillet i CMOS, hvilket gradvist vil afløse ccd som den foretrukne teknologi. CMOS bliver billigere og billigere at fremstille, samtidig med at kvaliteten af CMOS-sensorer er bedre end ccd.

Figur 1

En heterogen processor

På figur 2 kan du se et eksempel på en japansk heterogen processor. Langt de fleste multicoreprocessorer er homogene, hvilket vil sige, at alle processorkerner kan udføre de samme instruktioner.

Denne processor er imidlertid beregnet til indbygning i blandt andet moderne fladskærms-tv, der skal kunne vise internet-tv. Derfor indeholder den, foruden den sædvanlige processor, også fire rekonfigurerbare processorenheder, som kunderne kan rekonfigurere til særlige opgave, efter at processoren er købt.

Intel arbejder på lignende projekter, men er endnu ikke klar til at offentliggøre detaljer.

Figur 2

En gigantisk serverprocessor

På figur 3 kan du se IBM’s vigtigste bidrag, nemlig den helt nye Power7-processor, der er helt speciel på to punkter. For det første indeholder den otte processorkerner, og for det andet har den en gigantisk level tre cache på 32MB, hvor Intel ligger på 12MB med deres mest avancerede processor.

IBM monterer to processorer i hver sokkel, hvorfor en enkelt enhed indeholder 16 processorkerner, der hver kan afvikle fire samtidige tråde, hvilket giver 64 procestråde pr. sokkel. IBM vil anvende processoren til både servere og supercomputere.

IBM har opnået de 32MB level 3 cache ved at anvende dynamisk ram, der har mindre og knap så komplicerede hukommelsescelle, som det er tilfældet med dynamisk ram, som andre producenter anvender.

Det er vigtigt at holde sig for øje, at de 32MB kun er begyndelsen. Processoren er fremstillet i konservativt 45 nm procesteknologi - og med den mest moderne 22 nm procesteknologi burde IBM kunne nå op på 256MB cache.

Figur 3

AMD viser octocore-processor

På figur 4 kan du se AMD’s bud på integrationen af en processor og grafikchip. Chippens kodenavn er Liano og forventes klar til slutbrugere i begyndelsen af 2011. Chippen understøtter multicore-processor samt en grafikdel, der kan klare DirectX 11. hvilket gør grafikdelen ideel til spil.

Intel har allerede pakker med processor og grafik til en enkelt sokkel, men der er på forskellige stykker silicium, hvor AMD har implementeret det hele på et enkelt stykke.

Chippen er fremstiller i aggressiv 32 nm procesteknologi. Det er den procesteknologi, som allerede anvendes af Intel, men AMD er cirka et år efter Intel med procesteknologien, men har til gengæld på mange områder et mere avanceret design.

Foruden at skrumpe procesteknologien fra 45 til 32 nm, har AMD også implementeret en lang række features, der sænker effektforbruget - især når processoren er i dvale.

Endelig har AMD også valgt en avanceret cachestruktur med otte transistorer pr. hukommelsescelle i stedet for seks, som den forrige generation havde.

Ifølge AMD betyder de otte transistorer, at hukommelsescellerne er hurtigere. Det er den direkte modsatte vej af IBM, der - som du kan læse ovenfor - anvender dynamisk ram, der består af en transistor og en kondensator.

Figur 4

En rigtig multicoreprocessor

På figur 5 kan du se, at Intel ikke kun drejer sig om hurtige processorer, men også om processorer, hvor effektforbruget er lavt, samtidig med at der er mange processorkerner.

Processoren, der endnu kun er eksperimentel består af ikke mindre end 48 processorkerner, der alle er kompatible med Intels IA-32 arkitektur. Når Intel ikke har implementeret en 64bit-arkitektur i denne chip, skyldes det primært, at Intel ikke forventer at skulle adressere mere end 4GB hukommelse pr. processorkerne - eller et teoretisk maksimum på 192GB pr. chip.

De enkelte processorkerner, der er delt op i enheder - kaldet fliser - med to processorkerner på hver - er forbundet ved hjælp af konfigurerbare routerelementer - og de er meget vigtige.

Ved at kunne rekonfigurere kommunikationen inden i chippen, kan Intel eksperimentere med, hvilke routerteknologier, der fungerer bedst, når man har mange processorkerner på en enkelt chip.

Dette vil accelerere forskningen betydeligt, da Intel indtil nu kun har haft en enkelt emulator, der er baseret på programmerbar hardware (FPGA) og derfor meget langsom. Den befinder sig i Intels hovedkvarter, men anvendes af forskere over hele verden.

Figur 5

Kommunikation er også vigtig

Intel viste også en ny form for kommunikation mellem forskellige chip på et bundkort. Det er lykkedes Intel at skrue hastigheden for en enkelt forbindelse op til 10GB/s og den samlede forbindelse består at 47 parallelle forbindelser, der giver en samlet ydeevne på 460GB/s.

Det interessante i denne sammenhæng er, at effektforbruget kun er 1,1 mW/(GB/s). For at sætte dette effektforbrug i perspektiv, ville det kræve mindst 100 gange så stor effekt, hvis kommunikationen skulle gå fra chippen, gennem soklen og bundkortet til den anden chip.

Foruden at det i mange tilfælde ville gøre layoutet af bundkortet mere kompliceret. På figur 6 kan du se det foreløbige layout af en eksperimentel chip med ti forbindelser.

Figur 6

Flashdræberen er stadig aktiv

Unity Semiconductor, som vi tidligere har omtalt i Alt om DATA er nu klar med en flashdræber med en kapacitet på 64MB per chip.

Der er stadig tale om en eksperimentel chip, men det viser dog trods alt, at teknologien er funktionsdygtig. Nu skal den så følge holdbarhedstest for at sikre, at hukommelsen er lige så holdbar som flashhukommelse.

Fordelen ved chippen, som du kan se på figur 7 er, at det er muligt at adressere individuelle hukommelsesceller, hvorfor teknologien i visse applikationer vil kunne erstatte traditionel, dynamisk ram.

Figur 7

Vi kan også i Danmark

På konferencens sidste dag viste Texas Instruments en digital implementering af en digital-til-analog-konverter, hvor Lars Risbo fra TI i Danmark har medvirket til udviklingen.

Det digitale design gør det meget billigere at fremstille konverteren, samtidig med at det er meget nemmere at skrumpe den, da digital teknologi er meget nemmere at reducere i størrelse end analoge design.

Chippen kan få stor betydning for fremtidens digitale underholdningselektronik - ikke mindst mobiltelefoner.

Lars Risbo har tidligere været med på ISSCC, som led i professor Pietro Andreanis hold af studerende. Nu er Pietro Andreani imidlertid skiftet fra DTU til universitetet i Lund, hvorfor han først forventer at have nye studerende med på konferencen til næste år.

Figur 8

Afslutningsvis

Som du forhåbentlig kan se, sker der masser af udvikling på halvlederområdet - og ikke kun produktannonceringer. Der var selvfølgelig også enkelte produktannonceringer, men dem har jeg tilladt mig at springe over.

Med al denne innovation, der blev vist i San Francisco, er der al mulig grund til at glæde sig til fremtiden.